产品特性

◆ 高密度，提升系统集成度

· 25K至 84K 查找表（LUT）

· 197 至 205 个 用户可编程输入输出接口（I/O）

◆ SerDes

· 串并收发器接口速率：最低270 Mb/s，最高可达 3.2 Gb/s

· 支持RDR与HDR下的eDP端口

· 单器件最多支持四路通道，兼容协议包括： PCI Express、千兆以太网、SGMII、XAUI以及CPRI

◆ DSP特性

· 全级联式架构

· 12 至 160 个 slice，满足高性能乘累加运算需求

· 强大的 54 位ALU运算能力

· MAC共享功能

· 支持舍入与截断运算

· 每片 DSP  slice支持：

· 1 个hlaf  36×36 乘法器、2 个 18×18 乘法器或 4 个 9×9 乘法器

· Advanced 18×36 MAC运算及 18×18 MMAC运算

◆ 灵活的存储资源

· 最高 3.744 Mb EBR

· 194 Kb 至 669 Kb 分布式RAM

◆ 时钟模块： PLL与DLL

· WIL5045、WIL5085：4 个DLL + 4 个PLL

· WIL5025：2 个DLL + 2 个PLL

◆ 源同步输入输出接口（I/O）

· 输入输出单元内置DDR寄存器

· 专用读写校准功能

· 专用变速逻辑

· 支持的源同步标准： ADC/DAC、7:1 LVDS、XGMII

· 支持ADC/DAC

· 支持DDR2/DDR3及LPDDR2/LPDDR3，数据速率最高可达 800 Mb/s

◆ 可编程输入输出IO端口，支持多种接口标准

· 片上端接

· LVTTL和LVCMOS 33/25/18/15/12

· SSTL 18/15 I、II

· HSUL12

· LVDS、Bus-LVDS、LVPECL、RSDS、MLVDS

· subLVDS、SLVS、MIPI D-PHY（软核）

◆ 灵活的器件配置功能

· 配置输入输出接口采用共享 Bank 设计

· 支持主SPI Flash启动接口

· 支持双启动

· 支持从SPI配置模式

◆ 单粒子翻转（SEU）防护支持

· 软错误检测功能 —— 集成硬核宏单元

· 软错误纠正功能 —— 纠错过程不中断用户业务运行

· 软错误注入功能 —— 模拟单粒子翻转事件，用于调试系统错误处理机制

◆ 系统级支持特性

· 兼容IEEE1149.1 与 IEEE 1532 标准

· 配备 Reveal 逻辑分析仪

· 内置片上振荡器，用于器件初始化及通用时钟需求

FPGA资源

芯片选型